Воспользуемся дважды законом Ома с учетом ЭДС и закономерностями последовательного соединения источников тока.
1) I₁ = E₁ / (Rv + r) => I₁*Rv + I₁*r = E₁, - Rv - сопротивление вольтметра, r - внутреннее сопротивление батарейки
U₁ + I₁*r = E₁ (1)
2) I₂ = 2*E₁ / (Rv + 2*r) => I₂*Rv + I₂*2*r = 2*E₁ => U₂ + 2*I₂*r = 2*E₂ (2)
Из 2-го вычтем 1-е
U₂ + 2*I₂*r - U₁ - I₁*r = 2*E₁ - E₁
U₂ - U₁ + r*(2*I₂ - I₁) = E₁
I₁ = U₁ / Rv, I₂ = U₂ / Rv
ΔU + r * (2 * U₂ / Rv - U₁ / Rv) = E₁
ΔU + r * (2*U₂ - U₁) / Rv = E₁
У нас неизвестны r и Rv, но мы знаем что r << Rv и поэтому слагаемое r * (2*U₂ - U₁) / Rv можно положить равным нулю.
ΔU = E₁ => E₁ = 2,7 V - 1,45 V = 1,25 V
1) Количество бит данных может составлять 5, 6, 7 или 8 (5- и 6-битные форматы распространены незначительно).
2) Наличие 64-битной шины данных. Позволяет процессору Pentium обмениваться вдвое большим объемом данных с оперативной памятью, чем 486 за один шинный цикл.
3) Дело в том, что эти компоненты были созданы совершенно разными группами разработчиков с различными целями и задачами. Процессор Itanium, разработанный совместно с компанией HP (Hewlett Packard), был предназначен для использования памяти с удвоенной скоростью передачи данных (DDR), которая, в свою очередь, работает на более подходящей для семейства серверов тактовой частоте 266 МГц.
4) Чем выше частота, тем выше производительность центрального процессора. Это справедливо только для определенного производителя и конкретной линейки (а также архитектуры) процессоров.
5) Скорее всего, проблема в том, что в случае увеличения кэш-памяти, придётся изыскивать пути не только для размещения огромного массива данных на ограниченном пространстве, но и усложнять структуру для снижения задержек.
Объяснение: